

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-288589
 (43)Date of publication of application : 01.11.1996

(51)Int.Cl.

H01S 3/18



(21)Application number : 07-095489
 (22)Date of filing : 20.04.1995

(71)Applicant : OKI ELECTRIC IND CO LTD
 (72)Inventor : GOTO OSAMU
 NAKAMURA KOJI
 NAKAJIMA TETSUHIITO
 HORIKAWA HIDEAKI

(54) FABRICATION OF SEMICONDUCTOR LASER

(57)Abstract:

PURPOSE: To obtain a method for fabricating a semiconductor laser in which dislocation is suppressed in the upper clad layer and the contact layer while eliminating V-groove from the current block layer. CONSTITUTION: First and second sub-current block layers 28, 30 are formed at a substrate temperature in the range of 750-800° C with the mixing ratio (group V/group III) between phosphine (PH₃) gas of group V and trimethyl indium (TMIn) and trimethyl gallium (TMGa) gas of group III being set in the range of 400-800.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-288589

(43)公開日 平成8年(1996)11月1日

(51) Int. CL⁶
H 0 1 S 3/18

識別記号 庁内整理番号

PI
HO 1 S 3/18

技術表示箇所

審査請求 未請求 請求項の数 1 0L (全 7 頁)

(21)出願番号 特願平7-95489

(22)出願日 平成7年(1995)4月20日

(71)出席人 000000295

沖電気工業株式会社
東京都港区虎ノ門1丁目7番12号

(72) 究明者 後藤 修

東京都港区虎ノ門1丁目7番12号 冲電気
工業株式会社内

(72)発明者 中村 幸治

東京都港区虎ノ門1丁目7番12号 冲電気
工業株式会社内

(72)發明者 中島 徹人

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内

(74) 代理人 井理士 大垣 幸



最終頁に続く

(54) 【発明の名称】 半導体レーザの製造方法

(57)【要約】

【目的】 上側クラッド層およびコンタクト層中に転位が少なく、かつ電流ブロック層中にV字形の溝が生じない半導体レーザの製造方法を提供する。

【構成】 第1および第2副高圧ブロック層28および30を、基板温度を750～800℃の範囲とし、およびV族ガスのホスフィン(PH₃)ガスとIII族ガスのトリメチルインジウム(TMIn)およびトリメチルガリウム(TMGa)との混合比(V族/III族)を400～800の範囲として形成する。



27: 写真ブロック部
28: 第1制御系ブロック部
30: 第2制御系ブロック部
32: Power On Resetクラッド部
34: Power On Resetコンタクト部
36: 第1磁気ヘッド部
38: 第2磁気ヘッド部

生産はレーザ加工工程

特開平8-288589

(2)

2

【特許請求の範囲】

【請求項1】 基板上に下側クラッド層、活性層および上側クラッド層を有するメサ構造を形成した後、該メサ構造の側壁面および該側壁面と連続している裾部の上面に、V族ガスとIII族ガスを用いて有機金属気相成長法により第1および第2副電流ブロック層を順次に形成して埋込型半導体レーザを製造するに当たり、前記第1および第2副電流ブロック層を、基板温度を750～800℃の範囲とし、およびV族ガスのホスフィン(PH₃)ガスとIII族ガスのトリメチルインジウム(TMIn)およびトリメチルガリウム(TMGa)との混合比(V族/III族)を400～800の範囲として形成することを特徴とする半導体レーザの製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、半導体レーザの製造方法、特に、埋込型半導体レーザの製造方法に関するものである。

【0002】

【従来の技術】従来、埋込み型半導体レーザとして例えばヘテロ構造の歪量子井戸型半導体レーザがある。この歪量子井戸型半導体レーザの構造およびその製造方法は、文献(ELECTRONICS LETTERS, 13th, May, 1993, Vol. 29, No. 10, pp. 873-874)に開示されている。

【0003】図5の(A)～(C)および図6の(A)～(B)は、この文献に開示されている歪量子井戸型半導体レーザの製造方法を示す工程図である。この文献の製造方法によれば、n型GaAs基板50上に、有機金属気相成長法(例えばMOVPE法)を用いて下側クラッド層52(n-InGaP層)、活性層54(InGaAsP/GaAs/InGaAs/GaAs/InGaAsP層)および上側クラッド層56(p-InGaP層)を順次形成する(図5の(A))。

【0004】次に、上側クラッド層56上に、熱CVD法を用いてエッチングマスク58(SiO₂膜)を形成し(図5の(B))、このエッチングマスク58を用いて周知のフォトリソ技術によりストライプ状のメサ構造59を形成する(図5の(C))。

【0005】次に、メサ構造の側壁面および上面に、MOVPE法を用いてp形電流ブロック層60(p-InGaP層)およびn形電流ブロック層62(n-InGaP層)を順次形成する。このようにしてメサ構造59の両側壁面及びこの側壁面と連続した裾部の上面にはp形電流ブロック層60およびn形電流ブロック層62が個別に埋め込まれる(図6の(A))。次に、上側クラッド層56上のエッチングマスク58を除去し、その後、試料全体を水洗、窒素ブロー(乾燥)処理する。このような処理を行った試料に対してMOVPE法を用い

て試料のメサ構造59の突出部の表面およびメサ構造の両側壁面側に形成されているn形電流ブロック層62(n-InGaP層)上に、p形上側クラッド層64(p-InGaP層)およびp形コンタクト層66(p-GaAs層)を順次形成する(図6の(B))。

【0006】更に、p形コンタクト層66上にはAuZn電極金属層(図示せず)を形成し、一方、基板50の裏面にはAuGeNi電極金属層(図示せず)を形成する。このようにして形成されたヘテロ構造の歪量子井戸型レーザは、閾値の電流が小さく、しかもレーザの発振出力特性も高いと報告されている。

【0007】

【発明が解決しようとする課題】しかしながら、従来の歪量子井戸型半導体レーザの製造方法には、以下に述べるような問題がある。

【0008】①従来の製造方法によれば、半導体レーザのn形電流ブロック層の部分にV字形の溝が形成される。図7は従来の製造方法で形成した電流ブロック層の断面を示す。尚、図中のpおよびn形電流ブロック層60および62には結晶面の面方位を測定するためのマーカを挿入してあり、SEMおよびTEMで観察した断面である。以下、図7を参照して、V字形の溝が形成される理由について以下に説明する。

【0009】メサ構造の頭部にエッチングマスク58を残置させた状態でメサ構造の側壁面には複数の面方位をもった結晶面方位が形成されている。一方、メサ構造の側壁面を連続した裾部の上面には(001)面が形成されている。有機金属気相成長法を用いてメサ構造の両側壁面および側壁面から連続している裾部の上面にpおよびn形電流ブロック層60および62を埋込み形成する場合、従来の方法では、基板温度を680～700℃の範囲とし、ホスフィン(PH₃)とトリメチルガリウム(TMGa)およびトリメチルインジウム(TMIn)との濃度比を70～150の範囲としてpおよびn形電流ブロック層(InGaP層)60および62を形成していた。このような成膜条件のもとでは、pおよびn形電流ブロック層60および62の成膜過程において、側壁面52a上に(111)B面が形成される。したがって、メサ構造の側壁面側には、面方位の(111)B面上にpおよびn形電流ブロック層60および62が成長していくことになる。

【0010】一方、裾部の上面52bには、(001)面が形成されており、この(001)面上にpおよびn形電流ブロック層60および62が成長していく。このとき、裾部の上面、すなわち(001)面の成長レートが、側壁面に形成される(111)B面の成長レートよりも速くなる。このため、裾部の上面側のpおよびn形InGaP層60および62の膜厚が、側壁面の膜厚よりも厚くなる。このため、裾部の上面側から成長してきたpおよびn形InGaP層60および62により、エ

特開平8-288589

(3)

4

3
 ッチングマスク層58の外周端縁が塞がれてしまう。このため、メサ構造の側壁面側52aへpおよびn形高濃ブロック層60および62を成膜するためのガスが供給されなくなり、n形高濃ブロック層62にV字形の溝63が形成される。このように、n形高濃ブロック層62にV字形の溝63が形成されているとメサ構造の頭部表面およびn形高濃ブロック層62上に上側クラッド層、p形コンタクト層を順次形成した場合、V字形の溝63の部分から上側にあるp形コンタクト層に向かって斜め方向に転位Dが発生しやすくなる(図6の(B)参照)。このように、p形上側クラッド層およびp形コンタクト層中に転位が発生すると、半導体レーザの閾値電流を増大させ、かつレーザ発振効率を劣化させる原因となる。

【0011】②また、高濃ブロック層62にV字形の溝63が形成されると、メサ構造の側壁面に沿って形成されているn形高濃ブロック層62の横方向の膜厚Lが薄くなる(図7参照)。このV字形の溝63にp形クラッド層が埋込まれるため、メサ構造の側壁面から高濃ブロック層への横方向に対してp-n-pの3層構造を有するサイリスタが形成されたと同じ構造となる。このため、半導体レーザの高極間に高圧を印加した場合、高濃ブロック層間には高い逆バイアス電圧が印加されることになるので、丁度サイリスタのターンオンと同じ状態の動作をして、n形高濃ブロック層62側へリーク電流が流れてn形高濃ブロック層62としての電流遮断効果が損なわれることになり、半導体レーザの発振効率を劣化させるという問題がある。

【0012】そこで、高濃ブロック層にV字形の溝を生じさせない半導体レーザの製造方法が望まれていた。

【0013】
 【課題を解決するための手段】このため、この発明の半導体レーザの製造方法によれば、基板上に下側クラッド層、活性層および上側クラッド層を有するメサ構造を形成した後、該メサ構造の側壁面および該側壁面と接続している裾部の上面に、V族ガスとIII族ガスを用いて有機金属相成長法により第1および第2副高濃ブロック層を順次に形成して埋込型半導体レーザを製造するに当たり、第1および第2副高濃ブロック層を、基板温度を750~800℃の範囲とし、およびV族ガスのホスフィン(PH₃)ガスとIII族ガスのトリメチルインジウム(TMIn)およびトリメチルガリウム(TMGa)との混合比(V族/III族)を400~800の範囲として形成する。

【0014】

【作用】この発明の半導体レーザの製造方法によれば、第1および第2副高濃ブロック層を、基板温度を750~800℃の範囲とし、およびV族ガスのホスフィン(PH₃)ガスとIII族ガスのトリメチルインジウム(TMIn)およびトリメチルガリウム(TMGa)と

の混合比(V族/III族)を400~800の範囲として形成する。このような、基板温度およびV族/III族のガス混合比として第1および第2副高濃ブロック層を形成することにより、メサ構造の側壁面側の面には、(1-13)B(ただし、-1は、1のバーを表す符号であり、BはV族の原子面(リン(P)面)を表す符号である。)面、(1-14)B面、および(1-15)B面が形成され、一方、裾部の上面側には(001)面が形成される。このとき、側壁面に形成される(1-15)B面の成長レートが一番速く、次に(1-14)B面、および(1-13)B面の順序で成長レートが速くなる。このように、(1-13)B面、(1-14)B面、および(1-15)B面の成長レートが裾部の上面の(001)面の成長レートよりも速いので、(001)面比べ先に側壁面の第1および第2副高濃ブロック層の膜厚が厚くなる。このため、側壁面側の第1および第2副高濃ブロック層は、側壁面からエッチングマスクの外周端縁までの領域を、裾部の上面の層よりも先に埋め込まれることになるので、従来のように、エッチングマスクの外周端縁が塞がれることはなくなる。したがって、高濃ブロック層中にはV字形の溝が発生しなくなる。

【0015】

【実施例】以下、図面を参照して、この発明の半導体レーザの一例としてヘテロ構造の埋込型半導体レーザ(以下、Buried Heterostructureレーザ(略称BHレーザ)と称する。)の製造方法の実施例について説明する。なお、図1~図3は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるにすぎない。また、以下の説明中で述べる使用材料及びその使用量、処理時間、温度、膜厚その他の数値的条件は、この発明の範囲内の好適例にすぎない。従って、この発明がこれら条件にのみ限定されるものでないことは理解されたい。

【0016】【製造方法の説明】図1の(A)~(C)、図2の(A)~(B)および図3を参照して、BHレーザの製造方法について説明する。なお、図1の(A)~(C)および図2の(A)~(B)は、この発明の半導体レーザを製造する工程を説明するため、BHレーザのレーザ発振方向に対して直交する方向に切断したときの断面を示し、また、図3は工程途中の構造体を立体的に見たときの斜視図を示す。

【0017】この実施例では、基板10として、n形GaAs基板を用いる。この基板10上に例えば有機金属相成長法(MOVPE法)を用いてn-InGaP下側クラッド層12、InGaAsP/GaAs/InGaAs/GaAs/InGaAsP活性層23およびp-InGaP上側クラッド層24を順次形成する(図1の(A))。なお、活性層23は、下側クラッド層12側から順次InGaAsP層14、GaAs層16、I

(4)

特開平8-288589

5

nGaAs層18、GaAs層20およびInGaAsP層22の5層構造を有している。

【0018】次に、例えば熱CVD法を用いて上側クラッド層24上にエッチングマスク26を形成する(図1の(B))。この実施例では、エッチングマスク26をシリコン酸化膜(SiO₂膜)とする。

【0019】次に、エッチングマスク26を形成してある構造体(図1の(B)の構造体)をエッチング溶液(フッ化臭素(HBr)、過酸化水素(H₂O₂)、塩酸(HCl)および水(H₂O)の混合液)中に浸漬してメサ構造25を形成する(図1の(C))。なお、図1の(C)では、メサ構造25の側壁面を符号25aで示し、メサ構造25の裾部の上面を符号25bで示している。また、側壁面25aと裾部の上面25bとの境界領域を符号25cで示す。ここで、境界領域25cとは、幅のある領域を考える。なお、メサ構造25を形成するときのエッチング条件は次の通りとする。

【0020】エッチング液の混合比：フッ化臭素(HBr)、過酸化水素(H₂O₂)、塩酸(HCl)および水(H₂O)=5:1:10:10

溶液温度 : 約18℃

エッチング時間 : 約20秒

なお、上述したエッチングの条件は、この実施例での最適条件の一例であって、試料の大きさとか膜厚とかMOVPEの成膜条件とかが変われば条件を変える必要がある。このように、図1の(B)の構造体をエッチング溶液に浸漬することによって、各層は、エッチングマスク26から基板10方向(深さ方向)へエッチングされると同時に、エッチングマスク26の中心方向(横方向)にも同時にエッチングされる。このときの横方向のエッチング量対深さ方向のエッチング量の比を約1対2とするのが良い。このようなエッチングによって、エッチングマスク26の下面にアンダーカットされた形状のメサ構造25が形成される。

【0021】図3は、図1の(C)の構造体を立体的にみたときの斜視図である。なお、図中、活性層23を1層で示してあるが、実際の形状は図1の(C)に示すように5層から構成されている。

【0022】また、図3では、結晶面の面方位を3つの矢印方向で示している。すなわち、切断面に対して横方向(X軸方向)を〔1-10〕(ただし、-1は1のバーを表す符号である。)方向とし、切断面と直交する側壁面方向(Y軸方向)を〔110〕方向とし、切断面に対して縦方向(Z軸方向)を〔001〕方向とする。したがって、この実施例では、基板10の表面の結晶方位は〔001〕方向であり、かつ〔001〕面で形成されている。また、切断面に対し、〔110〕方向にストライプ状のメサが形成されている。

【0023】次に、MOVPE法を用いてメサ構造25の側壁面25aおよび裾部の上面25b上にわたって、

6

第1副電流ブロック層28および第2副電流ブロック層30を順次形成して埋め込む。この実施例では、第1副電流ブロック層28をp-InGaP層とし、第2副電流ブロック層30をn-InGaP層とする。また、ここでは、p-InGaP層28とn-InGaP層30を総称して電流ブロック層27と称する。この実施例では、pおよびn-InGaP層28および30の成膜条件を以下の通りとする。

【0024】基板温度：750℃

使用ガス：V族ガスとしてホスフィン(PH₃)、III族ガスとしてトリメチルガリウム(TMGa)およびトリメチルインジウム(TMIn)

V族ガス/III族ガスの濃度比：4:50

尚、上述した電流ブロック層の成膜条件は、この実施例での最適例を示している。この発明では、第1および第2副電流ブロック層の成膜条件を、例えば、基板温度は750~800℃の範囲とし、V族ガス/III族ガスの濃度比は400~800の範囲とするのが良い。基板温度が750℃よりも低いと、メサ構造の側壁面に(111)B面が形成され、したがって、この(111)B面よりも裾部の上面、すなわち(001)面の成長レートが速くなって電流ブロック層にV字形の溝が形成されることになる。また、基板温度が800℃よりも高いと、基板の特性が劣化してしまうので、好ましくない。また、V族ガス/III族ガスの濃度比が、400よりも低いと従来のように電流ブロック層にV字形の溝が形成されてしまうので好ましくない。一方、V族ガス/III族ガスのガス濃度比が800以上では、実用性が無い。

【0025】次に、任意好適な方法、例えばフッ酸を用いて、エッチングマスク26を除去した後、従来と同様なMOVPE法を用いてメサ構造の頭部表面、p形およびn形電流ブロック層28および30上にp形クラッド層32およびp形コンタクト層34を順次形成する。その後、p形コンタクト層34上に第1電極金属層(AuZn層)36を形成し、基板10の裏面に第2電極金属層(AuGeNi層)38をそれぞれ形成する(図2の(B))。

【0026】図4は、この実施例で形成される電流ブロック層27の成長過程を走査型電子顕微鏡(SEM)および透過型電子顕微鏡(TEM)を用いて観察したときの断面図である。なお、図中には、図面を明確化するために、切口の断面を示す斜線は入れていない。また、電流ブロック層27の形成途中には、AlGaAsをマーカーとして用いて挿入してあるので、各層の面の傾き具合から結晶面の面方位を測定することができる。なお、ここでは、電流ブロック層27の形成過程を第1層40、第2層41、第3層42、第4層43、第5層44および第6層45に分けてそれぞれの層に形成されている面方位を測定した。尚、図4では、第1層40、第2層4

(5)

特開平8-288589

7

1および第3層42が第1副電流ブロック層28に相当し、第4層43、第5層44および第6層45が第2副電流ブロック層30に相当する。

【0027】図4からも理解できるように、最初の第1層40には、側壁面12aから裾部の上面に沿って40a、40bおよび40cのそれぞれの面方位が形成される。ここでは、40aは(1-11)B面であり、40bは(1-14)B面であり、40cは(001)面である。

【0028】また、第2層41には、41a、41b、41cおよび41dのそれぞれの面方位が形成されている。ここでは、41aは(1-13)B面であり、41bは(1-14)B面であり、41cは(1-15)B面であり、および41dは(001)面である。

【0029】また、第3層42には、42a、42bおよび42cの面方位が形成されている。ここで、42aは(1-13)B面であり、42bは(1-15)B面および42cは(001)面である。

【0030】更に、第4層43には、43aおよび43bの面方位が形成されている。ここでは、43aは(1-13)B面であり、43bは(1-15)B面である。なお、第5層44および第6層45に形成される面方位を特定することは電子顕微鏡による測定方法では困難である。

【0031】図4からも理解できるように、側壁面側に形成される41a、42a、43aの(1-13)B面と境界領域12c側に形成される40bおよび41bの(1-14)B面、および41c、42bおよび43bの(1-15)B面の成長レートが、裾部の上面12b側に形成される40c、41d、42cの(001)面よりも速いため、境界領域12c側および側壁面12a側から先に結晶成長する。このため、境界領域12c側および側壁面12a側に形成される第1および第2副電流ブロック層28および30の膜厚が裾部の上面12bに形成される膜厚よりも先に厚くなるので、エッチングマスク層の下部にV字形の溝が形成されることはなくなる。

【0032】これに対して、従来の電流ブロック層の形成過程を観察した結果を図7に示す。図7によれば、メサ構造の側壁面52aおよび境界領域52cには(111)B面が形成される。この(111)B面の成長レートは、裾部の上面52b、すなわち(001)面の成長レートよりも遅いので、裾部の上面52bの高電流ブロック層の膜厚が側壁面52aの膜厚よりも先に厚くなる。このため、pおよびn形電流ブロック層60および62がエッチングマスク58の外周端縁を塞いでしまうため、メサ構造の側壁面にはV族(PH、ガス)およびIII族ガス(TMInおよびTMGaガス)が供給されなくなり、n形電流ブロック層62にV字形の溝63が形成される。また、この実施例で形成された上側クラッ

8

ド層およびコンタクト層中にはその断面を電子顕微鏡(SEMおよびTEM)で観察した結果、転位が少ないことが分かった。

【0033】上述した実施例では、上側および下側クラッド層をInGaPを用いた例について説明したが、なんらこの材料に限定させるものではなく、GaAs、AlGaAs、InGaAsP、およびInPなどの材料を用いても良い。また、基板の材料としてGaAsを用いたが、例えばInPを用いても良い。

【0034】

【発明の効果】上述した説明からも明かなように、第1および第2副電流ブロック層を、基板温度を750~800℃の範囲とし、およびV族ガスのホスフィン(PH₃)ガスとIII族ガスのトリメチルインジウム(TMIn)およびトリメチルガリウム(TMGa)との混合比(V族/III族)を400~800の範囲として形成する。このとき、メサ構造の側壁面および側壁面の裾部にかけて、裾部の上面よりも成長レートの速い面方位が形成されるので、エッチングマスク層の下部にはV字形の溝が形成されなくなる。このため、メサ構造の上部にある上側クラッド層およびコンタクト層に発生する転位を低減することができる。また、V字形の溝がなくなる分、基板に沿って形成される横方向の第2副電流ブロック層の膜厚が厚くなるので、半導体レーザの電極間に電圧を印加した場合、メサ方向から電流ブロック層側に流れる高電流リークは少なくなる。このため、放電電流損失が小さくなり、かつレーザ発振効率が向上する。

【図面の簡単な説明】

【図1】(A)~(C)は、この発明の半導体レーザの製造方法を説明するための工程図である。

【図2】(A)~(B)は、図1に続く、製造方法を説明するための工程図である。

【図3】図1の(C)の工程で形成される構造体を立体的に描いた斜視図である。

【図4】第1および第2副電流ブロック層を形成する途中に現れる結晶面方位を走査型電子顕微鏡および透過型電子顕微鏡で観察したときの模写図である。

【図5】(A)~(C)は、従来の製造工程を説明するための工程図である。

【図6】(A)~(B)は、図5に続く、従来の製造方法を説明するための工程図である。

【図7】従来の電流ブロック層に発生するV字形の溝の形成過程を説明するための図である。

【符号の説明】

10 : n-GaAs基板

12 : 下側クラッド層(n-InGaP層)

14 : InGaAsP層

16 : GaAs層

18 : InGaAs層

20 : GaAs層

50

(6)

特開平8-288589


9

10

- 22: InGaAsP層
23: 活性層
24: 上側クラッド層 (p-InGaP層)
25: メサ構造
26: エッチングマスク (SiO₂ 膜)
28: 第1副電流ブロック層 (p-InGaP層) *

- * 30: 第2副電流ブロック層 (n-InGaP層)
32: クラッド層 (p-InGaP層)
34: コンタクト層 (p-GaAs層)
36: 第1電極金属層 (AuZn層)
38: 第2電極金属層 (AuGeNi層)


【図1】



- 10: n-GaAs基板
12: n-InGaP下側クラッド層
14, 22: InGaAsP層
16, 20: GaAs層
18: InGaAs層
24: p-InGaP上側クラッド層
26: エッチングマスク (SiO₂ 膜)

半導体レーザ製造工程


【図2】



- 27: 電流ブロック層
28: 第1副電流ブロック層
30: 第2副電流ブロック層
32: p-InGaPクラッド層
34: p-GaAsコンタクト層
36: 第1電極金属層
38: 第2電極金属層

半導体レーザ製造工程

【図3】




工程の一部を示す斜視図


(7)

特開平8-288589


【図4】




【図5】



【図6】



【図7】



フロントページの続き

(72)発明者 堀川 英明
東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内